ケイデンス、複雑な信号処理機能に対応したテンシリカの新しいイメージング・ビデオプロセッサを発表

要旨
・従来のIVPコアと比較して4倍の性能向上
・効率的なプロセッサ・ベースのアーキテクチャ
・カメラのイメージ処理、ビデオの後処理、ジェスチャー認識、自動車運転者支援、コンピュータビジョンといったアプリケーション向けに最適

 電子設計のイノベーションで世界をリードするケイデンス・デザイン・システムズ社(本社:米国カリフォルニア州サンノゼ市、以下、ケイデンス)は、2月20日(米国現地時間)、テンシリカのIVP-EP(Imaging and Video Processor-Enhanced Performance)コアを発表しました。このコアは、IVP製品ラインにおける最新のイメージング・ビデオ用データプレーン・プロセッサです。IVP-EPコアは、カメラのイメージ処理、ビデオの後処理、ジェスチャー認識、自動車運転者支援、コンピュータビジョン向けアプリケーションには理想的で、新しくかつ最適化されたアーキテクチャをベースとしています。IVP-EPは、コンフィギュラブルなIPコア形態、またはSoCへの組み込みを容易にするためにIPコアを含むサブシステムとして構築された形態のどちらでも提供可能です。

 IVP-EPプロセッサは、 顔認識、ジェスチャー認識、拡張現実(AR)、ビデオ手ぶれ補正機能、ハイダイナミックレンジ (HDR)イメージ、HDRビデオ、トラッキング、デジタル・ズーム、車線逸脱およびオブジェクト検出などのイメージング・ビデオ用アプリケーション向けに、現行製品と比較して最大4倍の性能向上が可能です。これにより、汎用CPUあるいはGPUプロセッサでは対応できない連続的で複雑なビデオ処理が、スマートフォン、タブレット端末、およびその他のモバイル機器に対応した低消費電力で利用可能になります。IVP-EPコアは、2014年の5月より提供予定です。

効率的なプロセッサ・ベースのアーキテクチャ
ケイデンスのテンシリカIVP製品ラインは、4ウェイVLIW (very long instruction word)アーキテクチャをベースとしており、 コンパクトな命令や32ウェイSIMD (single instruction、multiple data)命令を組み合わせて、高い並列度で実行が可能です。このアーキテクチャは、最大で毎秒10ギガバイトのスループットを持つ統合されたDMA (direct memory access)転送エンジンを含んでおり、ローカル・メモリでは1サイクルあたり1024ビット(64x16ビットピクセル/サイクル)のスループットとともに、急激に増大する解像度やフレームレートへの要件に対応します。また、IVP-EPは、8ビット、16ビット、および32ビットのピクセルデータ型やビデオ演算パターンの処理を高速化する、イメージングに特化した多様な命令が搭載されています 。

ケイデンス・コメント:
Jack Guedj(米国ケイデンス、Corporate Vice President, IP Group):
「より鮮明な写真やビデオ、そしてリアルタイムでの画像やビデオ処理の要求が高まるにつれ、モバイル・イメージングのアルゴリズムは、極めて高い性能および消費電力効率を必要とします。我々は、柔軟でより高性能なイメージング・データプレーン・プロセッサIPを迅速に提供することで、先進のカメラシステムに必要とされる高性能なビジョンアプリケーションの要求に対応します。また、これらのソリューションをさらに低消費電力で提供するために絶え間ない努力を継続していきます。」

CadenceおよびCadenceロゴはCadence Design Systems, Inc.の登録商標です。
その他記載されている製品名および会社名は各社の商標または登録商標です。