ベースバンドとRFの信号処理


データプレーンのハードなタスクを処理

SoC設計を大成功に導くためには、テンシリカを検討しましょう。テンシリカは複雑な信号処理を行う方法について、他社に比べてさらに豊富に提供します。テンシリカのDPUは、高い性能や低い消費電力、省エリア、個別のアプリケーションへの特化の中からベストな組み合わせを作ることができます。

ライトウェイトなデュアルMACのConnX D2から超高性能な64MACのConnX BBE64までの既製ですぐに利用できる設計は、業界をリードする高い性能や省エリア、低い消費電力のエンジンとして、SmartGridや802.11 ACモデム、LTE-Advancedモデムといったアプリケーションに適用できます。

どのテンシリカのソリューションを選んだとしても、それら全てが32ビットのXtensa RISCプロセッサとそのツールセットをベースとしています。従来の固定コンフィギュレーションのDSPコアとは異なり、全てのテンシリカのDSPおよびDPUは次の観点から追加で拡張可能です。

  • 構成変更可能(Configurable) - 定義済みの機能の中で必要なものを選択。選択された機能は、C言語やライブラリ、検証環境も含めてサポート。
  • 拡張可能(Extensible) - TIE言語を使用してカスタム命令を追加し、命令セットを拡張。その拡張部分は、完全な検証環境サポートと共に自動的にプログラミングツールに統合。カスタムポートを追加することにより、ハードウェアアクセラレータをコアに直接統合。そのアクセラレータはプログラマからは標準命令として利用可能
  • スケーラブル(Scalable) - カスタマイズ可能なI/Oポートとメモリにより、シンプルなシングルコア設計からポートで直接結合されたマルチコアソリューションまで、容易にスケールアップ可能です。

Did You Know?

Qualcomm Atheros uses Tensilica DPUs in their high-volume, ultra-low-power GPS, WiFi and Bluetooth designs.
 

定義済みのDSPをスタート地点に

テンシリカのXtensa DPUアーキテクチャは、複雑なデータプレーン処理を扱うように、当初から設計されています。ユーザーの設計が素早くスタートできるように、テンシリカは一般的に必要とされる機能を予め定義してあります。

  • ConnX D2 - ベーシックなデュアルMAC DSP。TI C6xやITU-Tのintrinsicサポートを含む強力なCコンパイラ
  • ConnX Vectra LX - 相対的に小さいエリアと低消費電力のクワッド(4x)MAC DSP
  • ConnX Vectra VMB - 一般的な通信向けのアルゴリズムを高速化するVectra LXの追加オプション

LTEおよびマルチスタンダード通信向けのベースバンド製品

Baseband Family 

システムソリューション

テンシリカのDSPファミリに加えて、テンシリカのパートナーとシステムソリューションベンダが、完全なシステムソリューションの構築を支援します。詳細はATLAS LTEソリューションをご覧ください。 

詳細はProductsタブをご参照ください。

信号処理を成功に導きましょう

Xtensaフレームワークを基盤として、完全なシステムソリューションのリファレンス設計からカスタムのDSPやアクセラレータの開発まで広範囲に渡って、テンシリカは開発のニーズに応えます。ConnX DSPコアの数々は、テンシリカにおけるベースバンドのリファレンス設計の基盤を形作るものであり、独自のベースバンド処理プラットフォームを開発するユーザーに対して、すぐに利用できて完全に検証済みのコンフィギュラブルDSPを提供します。また、ConnX DSPコアは、DSPを高度にカスタマイズする場合のスタートポイントとして使用することもできます。

ConnX BBEファミリのDSPは、高性能かつ低消費電力な信号処理ソリューションをフルレンジに渡って提供します。16/32/64並列と異なるベクタサイズSIMDによる粗粒度並列性に加えて、それぞれのBBEコアは数多くのコンフィギュレーションオプションを持ち、プッシュボタンで簡単に選択することができます。これによって、特定の機能へコアをすぐに最適化することができます。例えばインフラに対するソリューションでは、設計者は、柔軟性を重視してBBE32の全てのオプションを有効にし、高性能で柔軟性のあるコアに仕上げることでしょう。ハンドヘルド端末のソリューションでは、ハードウェアアクセラレータが重視されるため、そのアクセラレータが担当するFIRフィルタなどのオプションはプロセッサコアから取り除かれます。

ConnX BBE DSPを補完するものとして、特定機能に特化したDPUを併用します。そうしたDPUは、非常に高い性能を要求されるアルゴリズムを実行するために十分なハードウェアリソースを持ち、それをサポートするデータ型に対応しています。

ベースバンドDPU

ConnX BBE16 - フル機能の16 MAC/サイクルのエンジン


ConnX BBE16ベースバンドエンジンは、8ウェイSIMDと3命令同時発行のVLIWパイプラインを組み合わせた高性能DSPコアで、豊富で各調整の高いインターフェースも併せ持っています。それは、16個の18ビットx18ビットMACを含むコアベクトルパイプラインで構成されています。これらの乗算器と付随する加算器、乗算ツリーは、FFTバタフライ演算、複素乗算の並列実行、フィルタ演算も可能にします。これらの演算の結果は、フル精度または切り捨て/丸め/飽和と言った形式で得ることができ、さらに別のアルゴリズムや実装の要求に合わせてシフトすることもできます。

命令セットは、FFTやFIRそして行列の乗算といったDSPカーネル演算向けに最適化されています。こうしたアクセラレーションは、ワイヤレスアプリケーションの分野でキーとなる機能の広い範囲に渡って、非常に高い性能をもたらします。

  • 高性能なOFDMおよびMIMOベースの通信ベースバンドに最適化された命令セット
  • FFTバタフライ演算(基数4)、4タップ複素FIR、16タップFIRをシングルサイクル命令でサポート
  • デュアル128ビットロードストアユニット
  • カスタムインターフェースを定義して、ハードウェアのコプロセッサやRTLブロックに接続できます。これによる、高いI/Oスループット
  • エリアと消費電力あたりで最高のパフォーマンス
  • 除算/逆平方根/デスプレッダ(8ウェイ)のSIMD命令オプション
  • 最適化されたDSPカーネルライブラリ

詳細はConnX BBE16 Product Brief(英語)をご参照ください。

ConnX BBE32 - フル機能で柔軟性の高い32MACのDSP


ConnX BBE32はソフトウェアによるベースバンド処理に対応するために特別に設計されています。このコアは、マルチユーザーシステムに必要とされる処理能力と、3Gや4G、Wi-Fiシステムで必要とされる幅広いアルゴリズムに適した命令セットを兼ね備えています。これによりシステムアーキテクトは、処理系で必要となるハードウェアアクセラレータを最小化したり、時には取り除くことができるようになり、システムが柔軟性を持つだけではなく、より低いリスク、迅速な市場投入、より長い製品寿命といった特性も持つことができるようになります。これは、全てではないもののほとんどの変更がソフトウェアアップデートとして実装できるようになるためです。

  • LTEとHSPA+への対応に必要な幅広いアルゴリズムを、高性能、低消費電力でサポート
  • 32ウェイMAC、ALUは16ウェイSIMDエンジン
  • 32ビットスカラーALU
  • 4命令同時発行VLIWにより、ロード、ストア、MAC演算、ALU演算を並列に実行
  • 最適化された命令セット:
    • 複素算術演算
    • 多項式
    • 行列乗算
    • ビット演算
    • ベクトル要素の畳み込みと拡張
    • プリディケートベクタ命令(ベクタ要素の条件実行)
    • コンフィギュラブルな命令セット: FFTやFIRから整数除算までの10種類の検証済みベクタパッケージ

詳細はConnX BBE32 Product Brief(英語)をご参照ください。

ConnX BBE32UE - 最適化された低消費電力の32MAC DSP


PHYシステムの開発がLTEからLTE-Advancedへ移行する際には、最大で5倍もの性能向上が必要とされ、さらに消費電力の制約は非常に厳しいものがあります。ConnX BBE32UEは、32個のMACを含むコアベクトルパイプラインで構成されています。符号つき、符号なしの双方をサポートする16ビットX16ビットの乗算器と付随する加算器、乗算ツリーは、行列演算、複素乗算の並列実行、フィルタ演算を可能にします。高精度演算は、ConnX BBE32UEにおけるキーファクターであり、符号つき乗算の結果を精度を失うことなく累積することができます。また、レジスタへの退避も最小限に抑えられており、低消費電力を実現しています。

ConnX BBE32UEには、ベクトル化コンパイラが用意され、Cによるプログラミングをサポートします。スカラーのCデータ型に対する自動ベクトル化サポートと、ベクトルデータ型のフルサポートにより、アルゴリズムの開発に際して、プログラムをアセンブラレベルで記述する必要はありません。C演算子のオペレータオーバーローディングにネイティブで対応しているため、実数または複素数のベクトルデータ型に対して、Cの標準演算子を用いた自然なプログラミングが可能です。

  • 10ステージで構成されるワイドベクトルパイプラインは、最大16ウェイまでのSIMD命令に対応し、さらに3命令同時発行のVLIWにより演算命令とロードストア命令を並列に実行
  • 256ビットロードストアユニットに加えて256ビットロードユニット
  • 320ビット幅のワイドベクトルレジスタファイルは、20ビットx16および40ビットx8のベクタ型をサポート
  • LTE-AdvancedのハンドセットPHYに対応する超低消費電力
  • 高いI/Oスループット: 低消費電力でカスタムのインターフェースでオフロードアクセラレータへ接続、ALUへシングルサイクルでアクセス

詳細はConnX BBE32 Product Brief(英語)をご参照ください。

ConnX BBE64 - 64MAC/サイクルのスループット


ConnX BBE64 DSPは、LTE-Advandedおよびその他次世代(5G)の携帯電話およびマルチスタンダード放送受信向けに設計された、超高性能アーキテクチャに基づくDSPです。これは、32ウェイSIMDと4命令同時発行のVLIWパイプラインを組み合わせた上に、豊富で拡張性の高いインターフェースも併せ持っています。

パイプラインには用途の広い実行ユニットのセットが含まれているため、ConnX BBE64は柔軟な精度で実数または複素数のMAC演算、加算、ビット操作、シフト、正規化、セレクト、シャッフル、インターリーブといった命令を持ちます。これらの演算の結果は、40ビット精度まで拡張されたり、または切り捨て/丸め/飽和させることができます。さらに別のアルゴリズムや実装の要求に合わせてシフトすることもできます。

  • 64ウェイの18x18ビットMAC/サイクルの高性能DSP
  • 先進の10ステージパイプラインアーキテクチャ
  • 16ウェイのFFTバタフライ演算(基数8)、16-32タップ複素FIR命令、64-128タップFIR命令(実数係数の256タップ対称型FIR)
  • デュアル512ビットロードストアユニット
  • 10ビット、20ビット、40ビットデータ型を格納するレジスタファイル。容易なコンパイラサポートと高い性能
  • カスタムインターフェースを定義して、ハードウェアのコプロセッサやRTLブロックに接続できます。これによる、高いI/Oスループット
  • 高効率な命令による低クロック化は、低消費電力設計に最適

詳細はConnX BBE64 Product Brief(英語)をご参照ください。

 

特定用途のベースバンドDPU

ConnX BSP3 - ビットストリームプロセッサ


ConnX BSP3ビットストリームプロセッサは、LTEやHSPA+、マルチスタンダードの放送受信機器のベースバンドPHYシステム向けに設計されました。これは、ビットストリームの処理や操作に特に最適化されており、CRCやインターリーブ、スクランブラなどの命令を搭載しています。

ConnX BSP3は最適化された命令セットを3命令同時発行VLIWで実行します。3命令同時発行VLIWと32ビット幅のデュアルデータパスの組み合わせにより、ロード、演算、ストアの組み合わせをシングルサイクルで実行可能です。また、シングルサイクルで4要素のベクタをロード可能です。これら全てが小さいサイズのプロセッサに搭載され、エリアと消費電力あたりで非常に高い性能を示します。

  • デュアル32ビットロードストアユニット。最大4MBまでのアドレス領域
  • 16ビット、20ビット、32ビット、40ビットのベクトル命令に最適化
  • 128ビット幅のワイドベクトルレジスタファイルにより、4個の32ビットワードのロード、演算、ストアをシングルサイクルで実行可能。16ビットワードの場合8個、8ビットワードの場合16個をシングルサイクルで実行可能
  • エリアと消費電力あたりで最高のパフォーマンス

詳細はConnX BSP3 Product Brief(英語)をご参照ください。

ConnX SSP16 - ソフトストリームプロセッサ


ConnX SSP16ソフトストリームプロセッサは、ソフトビット(伝送されるビットを4-8ビットで表現したもの)のストリーム処理に対して、特に最適化されたコアです。ソフトビットは受信チェーンのデモジュレータで生成され、HARQの前処理とヘッダのデコード処理で使用されます。ConnX SSP16はソフトビット処理のニーズを満たすように、16ウェイSIMDと3命令同時発行VLIWを組み合わせており、そのパイプラインは10ビットおよび8ビットの処理に最適化されています(10ビット対応は、8ビットデータの演算を複数回行う場合の精度維持に必要です)。

128ビット幅のデュアルデータパスにより、16ウェイのロードと演算が可能になり、高い性能を達成します。ConnX SSP16はさらに、メモリの転置やビタビの高速化などの特殊な機能もサポートします。

  • 3ビット、8ビット、16ビットの各スカラーデータ型、および8ビットベクトルデータ型に対応。8ビットベクトルデータ型は、各要素にガードビット2ビットを付加した10ビットの内部表現を使用
  • カスタマイズ可能なFIFOやポート、ルックアプインターフェースによるインターフェースの拡張性
  • デュアル128ビットロードストアユニット。最大4MBまでのアドレス領域
  • エリアと消費電力を最小化するように最適化

詳細はConnX SSP16 Product Brief(英語)をご参照ください。

ConnX Turbo16MS - マルチスタンダードターボプロセッサ


ConnX Turbo16MSは、ターボ符号のデコードに特化して設計された高性能データプレーンプロセッサ(DPU)であり、LTEのデータストリームは最大150Mbps、HSPA+のデータストリームでは最大85Mbpsまで対応します。この性能は、3.9Gおよび4Gの携帯電話およびマルチスタンダード放送受信機器に必要とされるものです。

ConnX Turbo16MSは、次の2つの分野に対して最適化されています。その第一は、LTEおよびHSPA+のターボデコード向けに設計されたカスタムの命令セットであり、次に、並列実行ユニットにより、非常に高いデータレートで演算可能な点です。これは、5命令同時発行VLIWと、シングルサイクルで2つのメモリからのロードが可能なデュアルロードストアユニットを搭載しています。また、様々な状態やデータを23個のスクラッチパッドメモリに格納し、それらに命令から並列にアクセスします。毎サイクル最大で5個のメモリアクセスが可能です。このような並列度のレベルは、ConnX Turbo16MSがマルチスタンダードのターボデコードを行う際に発揮されます。

  • デュアル128ビットロードストアユニット
  • 最大150MbpsのLTEターボデコード
  • 最大85MbpsのHSPA+ターボデコード
  • エリアと消費電力を最小化するように最適化

ConnX Turbo16MSは、デジタルTVやcdma2000、W-CDMA、LTEで必要となるマルチスタンダードターボデコード機能を提供します。通常は、このようなデコーダーはDSPのリソースを大きく消費してしまうか、リソースでは不足してしまうため、ASICでの実装を余儀なくされます。それに対してConnX Turbo16MSは、総合的なプログラマブルDSPの技術を用いて、完全にプログラマブルなデコーダーを、低消費電力で小さなパッケージで可能にします。

詳細はConnX Turbo16MS Product Brief(英語)をご参照ください。

 

Atlas LTEリファレンスアーキテクチャ

LTEの設計を迅速に開始


Atlasリファレンスアーキテクチャは、演算性能要求の厳しいターボデコーダを含む、3GPP LTEレイヤ1 PHYの全体を、完全なプロセッサベースでかつ完全にプログラマブルなDSPコアのリファレンスアーキテクチャで実現しています。AtlasリファレンスアーキテクチャはプログラマブルなSDR(Software Defined Radio)であり、ソフトウェアで全てが制御されています。このアーキテクチャに含まれる全てのプロセッサが、同一のソフトウェア開発環境を使用しているため、ソフトウェアの開発、デバッグ、シミュレーションは非常に容易です。アルゴリズムをこれらのコアに分割することは容易で、コア間の同期もシンプルです。

ConnX Atlasリファレンスアーキテクチャは、LTEベースバンドシステムを実装する設計チームにとって、スタート地点となるように設計されました。設計チームの選んだレイヤー2のコンポーネントやシステムインターコネクトをAtlasのコンポーネントと一緒に組み込んでシステムを構成します。Atlasアーキテクチャの各コンポーネントはモジュール化されているため、それらのプロセッサの全てを使用したり、一部のプロセッサを使用したりと、選択することができます。または、既存のRTLブロックを再利用し、Atlasのコンポーネントと組み合わせることもできます。

Atlas LTEリファレンスアーキテクチャの詳細については、お近くのテンシリカの営業担当までお問い合わせください。

 

汎用DSP 

ConnX D2 デュアルMACのDSPエンジン


ConnX D2オプションは、デュアル16ビットMACユニット(Multiply-ACcumulate)と40ビットレジスタファイルを、Xtensa LXプロセッサのベースRISCアーキテクチャに追加します。ConnX D2エンジンは、2ウェイSIMD命令によりDSPアルゴリズムに対して高い性能を発揮します。ベクトル化できないコードに対しても、64ビット長のVLIW命令(Very Long Instruction Word)によって、デュアルMACの性能を発揮することができます。

  • SIMD命令および2ウェイFLIX命令(VLIW)の双方をサポート
  • 最大2個までのロードストアユニット
  • 高性能なDSP命令セット
  • デュアルライトポートにより、毎サイクル最大3個の結果を書き込み可能
  • TI(C6x)およびITU-TのC intrinsicコードをサポート
  • TI C6xコードの結果とはビットレベルの互換性
  • 最適化、ベクトル化XCCコンパイラ
  • Cを中心としたプログラミングモデル。16ビット、32ビット、40ビットデータ型をサポート
  • 小さいエリアとコスト - 70Kゲート未満
  • 最適化されたDSPカーネルライブラリ

詳細はConnX D2 Product Brief(英語)をご参照ください。

ConnX Vectra DSPエンジン


ConnX Vectra DSPは、ワイヤレスアプリケーションに最適な4ウェイMAC DSPです。これは、64ビット長の中に3命令をバンドルし、ALUや積和、ロードストア命令を3命令同時発行します。

特長:

  • 4ウェイ18ビットx18ビットMACアーキテクチャ
  • 64ビットFLIX命令による優れたVLIW/SIMDハイブリッドアーキテクチャ
  • 汎用DSP命令セット
  • 4ウェイ、8ウェイ、16ウェイのSIMD命令
  • 追加のロードストアユニット(セカンダリ)オプションによる、最大22GB/secのデータ帯域(680MHz)
  • 最大122GB/secのデータ帯域を発揮するベクトルレジスタファイル
  • Vectra VMBオプションによる追加の4x40ビットまたは8x20ビットのベクトル命令(8ウェイMAC)
  • 最適化されたDSPカーネルライブラリ

次の表は、ConnX Vectra DSPによるFFTの実行性能を表します。

256点FFT(基底4)のパフォーマンス
ハードウェアコンフィギュレーションサイクル
Xtensa LXの最小コンフィギュレーション(乗算はソフトウェアでエミュレート) 155,398
MUL32オプションを追加したXtensa LX 23,633
ConnX Vectra DSPオプションを追加したXtensa LX 994

Baseband products

全ての設計アプローチに対応できるスケーラブルなプラットフォーム  

信号処理向けのDPUをカスタマイズ

マーケット

おもしろいアイデアに出会ったものの、それとは少し違うものが必要な場合はどうしますか?それがIP設計に対するテンシリカのアプローチの優れた点です。当初よりテンシリカのIPはカスタマイズ可能に設計されています。その同じテクノロジーが、これらの革新的なベースバンドIPコアの設計でも使用されています。

テンシリカである理由

  • 消費電力とサイズが非常に小さく、かつ最適化されたコアはシステムのクロック周波数を削減することができます
  • 柔軟性 - 性能、消費電力、エリアの様々な要件にあわせてさらにカスタマイズできるスケーラブルなプラットフォーム
  • 開発コストとリスクの低減 - 全てCでプログラム可能 - ワールドクラスの開発ツールとマルチコアサポートに支援されています
  • テンシリカ製品をサポートする巨大のエコシステムによるリスクの低いソリューション

お客様が必要とする製品を迅速に実現するために、テンシリカは以下の2つのアプローチを推奨しています。

  • 標準のConnX製品の1つからスタートし、それをカスタマイズします。これにより、設計にかかる労力の多くを削減することができます。
  • Xtensa LXプロセッサからスタートします。必要なものを好きな方法で設計します。

デジタル信号処理のアプリケーションでは、独自のデータパスや処理能力、アルゴリズム、メモリサブシステムなどをカスタマイズすることが、最も小さく、エネルギー効率の良いコアを得るために必要不可欠です。

どちらのアプローチを取ったとしても、テンシリカの自動化ツールが設計プロセスの全体を支援します。その構成が常に正しいことを保証し、消費電力と性能、そして面積のベストな組み合わせを実現するのに役立ちます。そして最後に、テンシリカの自動化されたXPG(Xtensa Processor Generator)により、ハードウェアが自動生成され、同時にそのハードウェアに完全に対応するソフトウェアツールチェーンも自動的に生成されます。

アプリケーションのホットスポットを高速化

高い性能を得るのに、高い周波数を出す必要はありません。テンシリカのVerilogライクな言語(TIE)で命令を定義し、アプリケーションのホットスポットを高速化することができます。最大512ビットまでのワイドデータのロードストアで、コアにデータを供給することができます。または、テンシリカ独自のGPIOやFIFOキューインターフェースを追加して、バスを完全にバイパスすることもできます。DPUでカスタマイズできる部分には以下のものがあります。

データパス

  • データのロードストアのビット幅や、演算およびレジスタファイルのビット幅を特定のアプリケーションに特化したものにすることができます

SIMDのウェイ数

  • アプリケーションによっては、SIMDによる演算のベクトル化により非常に大きな恩恵を受けます
  • SIMDのウェイ数とベクトルのストライド(ベクトルのビット数)を、アプリケーションの消費電力とエリアに対する性能比を最適にするようにカスタマイズすることができます

カスタム命令

  • アプリケーション特有のタスクを実行する命令を定義し、追加します
  • 驚くべきパフォーマンスをアプリケーションにもたらし、命令のメモリフットプリントを削減します

命令実行の並列化

  • 命令の並列実行を可能にするVLIWアーキテクチャ
  • 例: ロード、演算、ストアを一度に同時に行う命令

詳細はXtensa Processorセクションをご参照ください。

ツール、ソフトウェア、ライブラリ - 迅速に設計を完了するために必要な全て

デジタル信号処理のアプリケーションでは、独自のデータパスや処理能力、アルゴリズム、メモリサブシステムなどをカスタマイズすることが、最も小さく、エネルギー効率の良いコアを得るために必要不可欠です。ユーザーがどんな変更を加えても、テンシリカのツールとソフトウェアが効率よく支援を行います。

DPU design process

 

プロセッサ設計:

テンシリカは、カスタムのDSPまたはDPUとそれに対応するソフトウェアツールを自動的に生成するツールを提供しています。テンシリカはこのツールに対して特許を取得済みです。また、これらのツールは数多くの設計ですでに実証されています。シンプルなコントローラから複雑なマルチコア構成のDSPの設計まで、テンシリカのツールは設計者をサポートし、製品開発を成功に導きます。

プロセッサ設計のツールについての詳細はこちらからお進みください。

Software development process

ソフトウェア開発:

アプリケーションソフトウェアの開発には、Xtensa Software Developer's Toolkitにコード生成から解析までの包括的なツールが揃っており、開発プロセスを迅速に進めることができます。EclipseベースのXtensa Xplorer統合開発環境(IDE)が、開発全体にわたって中心となります。

ソフトウェア開発ツールの詳細はこちらからお進みください。

Libraries

ライブラリおよび既存のDSPコードのサポート

既存のDSPコードをテンシリカのDPUへと移植するのに必要な全てを、可能な限り容易にしています。テンシリカのXtensa C/C++コンパイラは、CアルゴリズムをDPUに効率よくマップするため、アセンブラレベルのコーディングは必要ありません。

また、各製品に特化した様々なDSPライブラリも用意されており、設計プロセスを迅速に進めることができます。

mimoOn logo

LTE-Advancedの包括的なハードウェア/ソフトウェアPHY IPソリューション

テンシリカとmimoOnはパートナーとなり、LTE-Advancedのチップ設計に対して、ライセンス可能で包括的な、唯一のIPソリューションを提供しています。テンシリカは、mimoOnのLTE UE(ユーザー機器)およびeNodeB PHYソフトウェア製品についての独占的なDSP IPベンダーです。詳細はプレスリリースをご参照ください。

Learn More About Tensilica's Baseband DSPs and DPUs

Seriously considering using Tensilica in your next SoC design but want to learn more? Here are some things you should explore:

製品ドキュメント

Title File Size Last Modified
ConnX BBE16 (Baseband Engine) Product Brief
The ConnX BBE16 Baseband Engine is a high performance 16-MAC, 8-way SIMD, 3-issue VLIW DSP designed for use in next-generation communication baseband processors in LTE and 4G cellular radios and multi-standard broadcast receivers.
136 KB 06/28/2012
ConnX BBE32UE Product Brief
The ConnX BBE32UE is ideal for LTE-Advanced and multi-standard PHY user equipment systems with its core vector pipeline made of 32 MACs.
135 KB 06/28/2012
ConnX BBE64 (Baseband Engine) DSP
The ConnX BBE64 Baseband Engine is ideal for the demands of LTE-Advanced with its 32-way SIMD, 4-issue VLIW processing pipeline and 64 MACs.
241 KB 06/28/2012
ConnX BSP Bit-Stream Processor Product Brief
The ConnX BSP3 is a high-performance DPU optimized for processing and manipulation of bit streams, including operations for CRC, interleavers, scramblers and more.
140 KB 06/28/2012
ConnX SSP16 Soft Stream Processor
The ConnX SSP16 DPU is optimized for processing streams of soft bits, which are 4- to 8-bit representations of transmitted bits generated by the demodulator in the receive chain. It combines as 16-way SIMD, 3-slot VLIW pipeline optimized for 10- and 8-bit processing.
146 KB 06/28/2012
ConnX Turbo16MS
The ConnX Turbo16MS DPU is specifically designed for decoding LTE Turbo codes on data streams of up to 150 Mbps and HSPA+ data streams of up to 85 Mbps. It uses parallel execution for very high bandwidth computation.
257 KB 06/28/2012
ConnX D2 DSP Engine Product Brief
The ConnX D2 option adds dual 16-bit multiply-accumulate (MAC) units and a 40-bit register file to the base RISC architecture of the Xtensa LX processor. The ConnX D2 engine utilizes two-way SIMD (single instruction, multiple data) instructions to provide high performance on vectorizable C code.
175 KB 06/29/2012
ConnX Vectra LX DSP Engine Product Brief
The ConnX Vectra LX DSP engine isthe 4-MAC member of Tensilica's DSP family, Ideal application areas include: smart meters, short-range wireless, broadband modems, broadcast demodulation, and wire-line communications.
368 KB 08/30/2012

ハードウェア/ソフトウェア開発ツール

Title File Size Last Modified
Xtensa Processor Developer's Toolkit Product Brief
Use the Xtensa Processor Developer’s Toolkit (PDK) to customize your Tensilica DPU. This Eclipse-based IDE has a full GUI that lets you pick your configuration options and add simple Verilog-like TIE for further customization.
228 KB 06/06/2012
Xtensa Software Developer's Toolkit Product Brief
If you need to develop application code for an Tensilica DPU,the Xtensa Software Developer’s Toolkit provides a comprehensive collection of code generation and analysis tools that speed the development process.
734 KB 06/06/2012

ホワイトペーパー

Title File Size Last Modified
Optimizing a DSP Architecture For Wireless Baseband
The high computation demands of next-generation cellular and broadcast wireless require both higher efficiency and greater flexibility in baseband processing. New DSP architectures are needed for applications with heavy workloads with complex filtering, FFT, and MIMO matrix operations.
208 KB 08/18/2009
Cut DSP Development Time
The magic is in the compiler technology. Learn how an advanced compiler can help you get equivalent or better performance using standard C than other DSPs programmed in assembly code.
228 KB 08/21/2009
Microprocessor Report Reviews ConnX BBE64
See what the insider's guide to microprocessor hardware has to say about BBE64.
305 KB 04/11/2011
Tensilica Xtensa LX Processor with Vectra LX
This BDTI report evaluates the highest performance DSP core BDTI has tested.
170 KB 06/14/2012

Did You Know?

Did You Know?

NXP Semiconductors is using Tensilica’s ConnX Baseband Engine in its automotive multi-standard software defined radio innovation platform, a highly flexible baseband processor for satellite and terrestrial digital radio and mobile HDTV.

©2017 Tensilica Inc. All rights reserved.